УДК 621.3.049.774: 621.382.32

## ИССЛЕДОВАНИЕ И МЕТОД АППРОКСИМАЦИИ ПОРОГОВОГО НАПРЯЖЕНИЯ МОП-ТРАНЗИСТОРОВ +++++ RESEARCH AND METHOD OF APPROXIMATION OF MOS-TRANSISTORS THRESHOLD VOLTAGE

Зайцев Андрей Алексеевич

ведущий инженер, институт микроприборов и систем управления, Национального исследовательского университета «Московский Институт Электронной Техники» andazaitsev@mail.ru

Аннотация. Исследованы изменения порогового напряжения, тока стока и крутизны МОП-транзисторов в зависимости от ширины и длины канала, напряжений сток-исток, исток-карман и температуры. Представлен метод расчета порогового напряжения МОП-транзисторов по аппроксимирующим выражениям с учетом перечисленных переменных параметров. Метод заключается в предварительном расчете порогового напряжения для заданных ширины и длины канала и действующего напряжения сток-исток для условий нулевого напряжения исток-карман и температуры +27 °C. Далее осуществляется коррекция полученного напряжения с учетом действующих напряжения исток-карман и температуры. Представлены соответствующие аппроксимирующие выражения.

Annotation. Changes of threshold voltage, drain current and transconductance of the MOS-transistors are researched depending on width and length of channel, a drainsource and a source-bulk voltages and temperatures. The method of evaluation of threshold voltage of the MOS-transistors based on approximating expressions taking into account the listed variable parameters is presented. The method consists in predesign of threshold voltage for set of width and length of channel and an operating drain-source voltage for conditions of zero voltage a source- bulk and temperatures +27 °C. Then correction of the calculated voltage taking into account the source-bulk operating voltage and temperatures is carry out. Conforming approximating expressions are presented.

Zaitsev Andrey Alekseevich

National research university

institute of microdevices and control systems,

Senior engineer,

«Moscow Institute of Electronic Technology»

andazaitsev@mail.ru

Ключевые слова: МОП-транзистор, пороговое напряжение, крутизна управления по затвору, ток стока.

**Keywords:** MOS-transistor, threshold voltage, transconductance, drain current.

## 🕽 ведение

К современным портативным электронным устройствам предъявляются требования дальнейшей минимизации их массогабаритных показателей и увеличении продолжительности непрерывной работы при одновременном расширении функциональных возможностей. Основным конструктивным ограничением на пути уменьшения массогабаритных показателей является источник напряжения питания, размер которого может занимать до половины объема устройства. Эффективно уменьшить расход энергии – очевидное решение и серьезная проблема при проектировании микросхем для данных устройств. Требуется комплексный подход на всех уровнях: технологическом, схемотехническом и архитектурном.

Наиболее распространенным приемом повышения энергоэффективности является динамическое масштабирование напряжения питания и тактовой частоты, адаптирующее их значения под текущую вычислительную нагрузку. Однако, есть приложения, в которых именно микропотребление является доминирующим критическим параметром и, как компромисс, может быть допущено снижение производительности от максимально достижимого при используемой технологии изготовления кристаллов микросхем. Одним из решений является уменьшение напряжения питания микросхем с приближением к режимам работы транзисторов в окрестности порогового напряжения. Характерно, что при изготовлении кристаллов таких микросхем используются коммерчески доступные стандартные МОП-процессы, что не требует никаких дополнительных инвестиций в соответствующую инфраструктуру. Основной проблемой при проектировании данных микросхем является то, что при работе транзисторов в окрестности порогового напряжения их характеристики проявляют более высокую чувствительность к технологическому разбросу, шуму напряжения питания и температуре. Все это приводит к существенному изменению производительности и, соответственно, к повышению вероятности функционального отказа [1, 2].

В этой ситуации, на этапе проектирования становится критически важным постоянный контроль, как текущее значение напряжения затвор-исток транзисторов соотносятся с их пороговым напряжением. Таким образом, необходимо иметь возможность быстрого и с приемлемой точностью получения порогового напряжения МОП-транзисторов, зависящего, в свою очередь, от ширины и длины канала, напряжений сток-исток, исток-карман и температуры.

#### Пороговое напряжение МОП-транзистора

Под пороговым напряжением VTH МОП-транзистора подразумевают такое напряжение затвор-исток VGS, при котором поверхностный электростатический потенциал под диэлектриком затвора за счет приложенного электрического поля становится равен по величине и противоположен по знаку электростатическому потенциалу кармана. В результате под диэлектриком затвора формируется проводимость, а данный эффект называют инверсией канала. В подпороговой области (или слабой инверсии) проводимость осуществляется за счет рассеивания, а в области сильной инверсии за счет дрейфа носителей заряда [3, 4].

На основании представленных в [3] выражений, пороговое напряжение VTHN N-канального МОП-транзистора при условии нулевого потенциала исток-карман (подложка) равно:

$$V_{THN} = -\frac{kT}{q} \ln \frac{N_{D,poly}}{N_A} + \frac{t_{ox}}{\varepsilon_{ox}} \left( qN_I + 2\sqrt{kT\varepsilon_{si}N_A \ln \frac{N_A}{n_i}} - Q_{ss}^{'} \right), \tag{1}$$

где k – постоянная Больцмана, T – температура в Кельвинах, q – заряд электрона, ε<sub>ox</sub> – диэлектрическая постоянная оксида кремния, ε<sub>si</sub> – диэлектрическая постоянная кремния, N<sub>A</sub> – уровень легирования подложки, N<sub>D,poly</sub> – уровень легирования поликристаллического кремния затвора, t<sub>ox</sub> – толщина подзатворного диэлектрика, N<sub>I</sub> – доза имплантации канала, n<sub>i</sub> – концентрация носителей, Q'<sub>ss</sub> – заряд перехода окисел-полупроводник из-за загрязнения натрия.

В этом выражении k, q, ε<sub>ox</sub>, ε<sub>si</sub> – физические постоянные. Значение порогового напряжения определяется параметрами N<sub>A</sub>, N<sub>D,poly</sub>, t<sub>ox</sub>, N<sub>I</sub>, n<sub>i</sub> и Q'<sub>ss</sub> при производстве кристалла микросхемы. Для транзисторов, изготовленных в одном технологическом процессе, пороговое напряжение будет отличаться в зависимости от ширины W и длины L затвора (канала). Во время работы микросхемы пороговое напряжение изменяется в зависимости от значений напряжений сток-исток VDS и исток-карман VSB и от температуры.

Для упрощения, будем считать размеры канала и затвора транзистора идентичными. Отметим, что при использовании транзистора с несколькими затворами его пороговое напряжение соответствует пороговому напряжению транзистора с одним затвором длиной L и шириной W, равной полной ширине исходного транзистора деленной на количество затворов F [5].

# Расчет порогового напряжения МОП-транзистора через характеристику тока стока

Схемы для измерения тока стока  $I_D$  в зависимости от напряжений  $V_{GS}$ ,  $V_{DS}$  и  $V_{SB}$  представлены на рисунке 1 [3].

Известно, что при увеличении напряжения V<sub>GS</sub> от нулевого значения МОП-транзистор сначала находится в подпороговой области (слабой инверсии), где доминирующим компонентом тока I<sub>D</sub> является диффузионный ток, характеризующейся экспоненциальной зависимостью от напряжения V<sub>GS</sub>. При подходе V<sub>GS</sub> к пороговому напряжению зависимость тока I<sub>D</sub> начинает плавно меняться с экспоненциальной на квадратичную (область умеренной инверсии) с появлением тока дрейфа. При дальнейшем увеличении V<sub>GS</sub> транзистор входит в область сильной инверсии, при которой доминирующим компонентом тока I<sub>D</sub> становится ток дрейфа, а его зависимость становится квадратичной. При значительном превышении порогового напряжения зависимость тока I<sub>D</sub> приобретает линейный характер [3, 4].



**Рисунок 1** – Схемы измерения тока ID в зависимости от напряжений  $V_{GS}$ ,  $V_{DS}$  и  $V_{SB}$ : а) – N-транзистор; б) – P-транзистор

Существуют отличия короткоканальных транзисторов от длинноканальных заключающееся в том, что у короткоканальных транзисторов квадратичная зависимость тока I<sub>D</sub> слабо выражена и происходит плавный переход от экспоненциальной зависимости сразу к линейной.

На рисунке 2 представлены типовые зависимости тока стока  $I_D$  и крутизны управления по затвору (передаточной проводимости)  $g_m$  МОП-транзистора в зависимости от напряжения  $V_{GS}$  при постоянном  $V_{DS}$ . Заметим, что ось ординат рисунка 2а имеет масштаб квадратного корня тока стока  $I_D$ .



Рисунок 2 – Типовые характеристики МОП-транзистора в зависимости от V<sub>GS</sub>: a) – ток стока ID; б) – крутизна управления по затвору gm

Здесь необходимо отметить, что в данной работе исследовались транзисторы технологии КМОП 180 нм, с использованием модели BSIM3v3.24. Для других современных технологий (как крупнее так и мельче) зависимости характеристик транзисторов качественно будут совпадать и иметь только численные отличия.

Так как крутизна  $g_m$  является производной тока  $I_D$ , то при постоянном шаге приращения напряжения  $\Delta V_{GS}$  значение крутизны  $g_{m(i)}$  в точке  $V_{GS(i)}$  может быть выражено как:

$$g_{m(i)} = \frac{\Delta I_{DS}}{\Delta V_{GS}} = \frac{I_{DS(i+1)} - I_{DS(i-1)}}{V_{GS(i+1)} - V_{GS(i-1)}}.$$
(2)

Существуют инженерные способы расчета порогового напряжения, сводящиеся к линейной экстраполяции к оси абсцисс участков ΔV<sub>GS</sub> диаграмм рисунка 2. В [6] обрабатывают данные диаграммы рисунка 2а. При этом напряжение V<sub>TH(i)</sub> равно:

$$V_{TH(i)} = \frac{V_{GS(i-1)}\sqrt{I_{DS(i+1)}} - V_{GS(i+1)}\sqrt{I_{DS(i-1)}}}{\sqrt{I_{DS(i+1)}} - \sqrt{I_{DS(i-1)}}}.$$
(3)

В [3] обрабатывают данные диаграммы рисунка 2б. При этом напряжение  $V_{\text{TH}(i)}$  равно:

$$V_{TH(i)} = \frac{V_{GS(i-1)} \cdot g_{m(i)} - V_{GS(i)} \cdot g_{m(i-1)}}{g_{m(i)} - g_{m(i-1)}},$$
(4)

или, выражая через V<sub>GS</sub> и I<sub>D</sub>:

$$V_{TH(i)} = \frac{\left(I_{DS(i+1)} - I_{DS(i)}\right) \cdot \left(V_{GS(i)}^2 - V_{GS(i-1)}^2\right) - \left(I_{DS(i)} - I_{DS(i-1)}\right) \cdot \left(V_{GS(i+1)}^2 - V_{GS(i)}^2\right)}{2 \cdot \left(\left(I_{DS(i+1)} - I_{DS(i)}\right) \cdot \left(V_{GS(i)} - V_{GS(i-1)}\right) - \left(I_{DS(i)} - I_{DS(i-1)}\right) \cdot \left(V_{GS(i+1)} - V_{GS(i)}\right)\right)}.$$
(5)

Таким образом, двигаясь по оси  $V_{GS}$  с шагом  $\Delta V_{GS}$ , получают диаграммы значений  $V_{TH(i)}$ , представленные на рисунке 3. Максимальные значения диаграмм являются искомым пороговым напряжением  $V_{TH}$ . Точность определения максимума зависит от шага приращения  $V_{GS}$  (в данной работе 20 мВ).



**Рисунок 3** – Диаграммы значений  $V_{TH(i)}$  в зависимости от  $V_{GS(i)}$  при расчете с использованием квадратного корня тока  $I_D$  и с использованием крутизны  $g_m$ 

Как следует из рисунка 3, для рассмотренных способов расчета разные не только максимумы напряжений  $V_{TH(i)}$ , но также разные значения напряжений  $V_{GS(i)}$  при которых эти максимумы определяются. Таким образом, определение  $V_{TH}$  происходит при разном напряжении перегрузки затвора  $V_{OVN}$ , равном  $V_{GS} - V_{TH}$ . Как правило, при разработке аналоговых схем наиболее актуальным является определение VTH транзистора, работающего в режиме насыщения. Чем меньше напряжение  $V_{OVN}$ , тем ближе транзистор к области насыщения даже при напряжении сток-исток, равном несколько значений теплового напряжения  $V_T$ , например, 100 мВ  $\approx$  4V<sub>T</sub> при 27 °C. При указанных условиях исследуемые транзисторы находятся в режиме триода при расчете  $V_{TH}$  с использованием квадратного корня тока  $I_D$  и на границе триодной области и области насыщения при расчете  $V_{TH}$  с использованием крутизны  $g_m$ . Вследствие этого далее при расчетах порогового напряжения для диаграмм рисунков 5, 7 и 9 использовано выражение, обрабатывающие в качестве исходных данных крутизну транзистора. Отметим, что для транзисторов исследуемой технологии значение напряжения  $V_{TH}$ , рассчитанное через квадратный корень тока  $I_D$  может быть на 15 % меньше по сравнению с рассчитанным через крутизну  $g_m$ .

На рисунке 4 представлены характеристики I<sub>D</sub> и g<sub>m</sub> в логарифмическом масштабе с указанием точки напряжения V<sub>TH</sub>. Как можем видеть, точка порогового напряжения V<sub>TH</sub> располагается в самом начале отхода наклона тока I<sub>D</sub> от экспоненциальной зависимости.



Рисунок 4 – Ток I<sub>D</sub> (а) и крутизна g<sub>m</sub> (б) в логарифмическом масштабе

Подпороговая область характеризуется подпороговым наклоном тока  $I_D$ , выражаемым как значение уменьшения напряжения  $V_{GS}$  на декаду уменьшения тока  $I_D$  от точки порогового напряжения. При температуре 27°С подпороговый наклон в среднем составляет 3,5–4,5 значения теплового напряжения  $V_T$ .

## Варианты получения порогового напряжения МОП-транзистора во время моделирования работы схемы

Как известно, при работе транзисторов в окрестности порогового напряжения их характеристики проявляют высокую чувствительность к технологическому разбросу, температуре, а также к шуму напряжения питания [1, 2]. Таким образом, при моделировании работы схемы, на соответствующих диаграммах результатов моделирования необходима индикация, как напряжение затвор-исток интересующих транзисторов соотносятся с их пороговым напряжением при текущих значениях напряжений сток-исток, исток-карман и температуры.

Получение порогового напряжения V<sub>TH</sub> возможно несколькими вариантами. Первым вариантам является считывание V<sub>TH</sub> из многомерного массива, в котором хранятся V<sub>TH</sub> для разных сочетаний W и L, напряжений сток-исток и исток-карман и температуры. Шаг изменения этих параметров определяет размер массива и погрешность V<sub>TH</sub>. Для уменьшения погрешности между точками массива может применяться интерполяция.

При втором варианте программа моделирования создает для интересующих транзисторов тестовые схемы рисунка 1 с соответствующими условиями их работы и осуществляет постоянное вычисление V<sub>TH</sub>, как представлено на рисунках 2 и 3. При этом, при достаточно высокой точности получения значения V<sub>TH</sub>, время расчета существенно увеличивается.

В данной работе предлагается еще один вариант получения значения V<sub>TH</sub>, осуществляющий расчет исходного порогового напряжения V<sub>TH(VDS)</sub> для заданных размеров ширины W и длины L затвора (канала) и действующего напряжения сток-исток V<sub>DS</sub>, но для условий нулевого напряжения исток-карман и температуры 27 °C. Далее осуществляется коррекция напряжения V<sub>TH(VDS)</sub> с помощью коэффициентов, учитывающих действующие значения напряжения исток-карман V<sub>SB</sub> и температуры.

В этом случае результирующее пороговое напряжение может быть рассчитано как:

$$V_{TH} = V_{TH(VDS)} \cdot K_{VTH(VSB)} \cdot K_{VTH(T)} .$$
(6)

Так как в качестве примера использованы транзисторы технологии КМОП 180 нм с типовым напряжением питания 1,8 В, исходное порогового напряжение и корректирующие коэффициенты будут исследованы для условий:

V<sub>TH(VDS)</sub> при V<sub>DS</sub> = 0,02 ... 1,8 B, V<sub>SB</sub> = 0 B, T = 27 °C;

К<sub>VTH(VSB)</sub> при V<sub>DS</sub> = 0,1 B, V<sub>SB</sub> = 0 ... 0,9 B, T = 27 °C;

К<sub>VTH(T)</sub> при V<sub>DS</sub> = 0,1 В, V<sub>SB</sub> = 0 В, T = −40 … +125 °С.

С целью упрощения изложения, дальнейший анализ проводится по характеристикам транзисторов в четырех точках сочетаний размеров W и L, являющихся граничными для выбранной технологии и производителя.

# Зависимость порогового напряжения МОП-транзистора от напряжения сток-исток

На рисунке 5а,б представлены зависимости значения порогового напряжения при изменении напряжения  $V_{DS}$  в диапазоне от 20 мВ до 1,8 В для условий  $V_{SB} = 0$  В и T = 27 °C. Обозначим это напряжение  $V_{TH(VDS)}$ . Здесь и далее подписи у диаграмм на рисунках означают размеры (в мкм) W/L затвора (канала) транзистора.



При увеличении V<sub>DS</sub> в среднем до 0,35 В наблюдается увеличение значения порогового напряжения. При дальнейшем увеличении V<sub>DS</sub> напряжение V<sub>TH</sub> длинноканальных транзисторов практически не изменяется, а для короткоканальных наблюдается уменьшение на 4,5–6 % для N-транзисторов и 2,5–4 % для P-транзисторов. Эффект уменьшения напряжения V<sub>TH</sub> короткоканальных транзисторов связан с тем, что потенциал стока притягивает носители заряда под окисью затвора и, таким образом, в месте, непосредственно прилегающем к стоку транзистора, помогает инвертировать канал, вызывая, тем самым, уменьшение порогового напряжения [3].

Уменьшение напряжения V<sub>TH</sub> при увеличении V<sub>DS</sub> является причиной меньшего малосигнального выходного сопротивления короткоканального транзистора по сравнению с длинноканальным [3].

Пороговое напряжение  $V_{\text{TH}(\text{VDS})}$  рисунка 5а,б с учетом  $V_{\text{DS}}$  может быть аппроксимировано выражением:

$$V_{TH(VDS)} = X_0 \cdot \left(1 - e^{-\frac{X_1 + V_{DS}}{X_2}}\right) - X_3 \cdot V_{DS}.$$
 (7)

Коэффициенты Х<sub>0</sub>, Х<sub>1</sub>, Х<sub>2</sub>, выразим как:

$$X_{i} = A_{i,0} + \log_{10}\left(\frac{W}{L}\right) \cdot \left(A_{i,1} + A_{i,2} \cdot \log_{10}\left(\frac{W}{L}\right)\right) + A_{i,3} \cdot \log_{10}L.$$
(8)

Отметим, что данное выражение представляет из себя сумму полиномиальной и линейной функций. Аргументом полиномиальной функции является log<sub>10</sub>(W/L), аргументом линейной функции является log<sub>10</sub>L.

Коэффициент Х<sub>3</sub> выразим как:

$$X_3 = A_0 + A_1 \cdot e^{A_2 \cdot (A_3 + \log_{10} L)}.$$
 (9)

На рисунке 5в,г представлены значения порогового напряжения в зависимости от отношения W и L транзистора для условий  $V_{DS} = 0,1$  B,  $V_{SB} = 0$  B, T = 27 °C. Обозначим это напряжение  $V_{TH(S)}$ . На декаду увеличения отношения W к L пороговое напряжение увеличивается в среднем на 45 мВ для N-транзисторов и на 26 мВ для P-транзисторов. Разброс от среднего значения увеличения порогового напряжения у P-транзисторов существенно выше, чем у N- транзисторов.

Для аппроксимации напряжения V<sub>TH(S)</sub> рисунка 5в,г между измеренными значениями используем выражение:

$$V_{TH(S)} = A_0 + \log_{10}\left(\frac{W}{L}\right) \cdot \left(A_1 + A_2 \cdot \log_{10}\left(\frac{W}{L}\right)\right) + A_3 \cdot \log_{10} L .$$
(10)

На рисунке 6 представлены диаграммы зависимостей тока стока  $I_{TH(S)}$  и крутизны  $g_{mTH(S)}$  от W и L транзистора для условий  $V_{GS} = V_{TH(S)}$ ,  $V_{DS} = 0,1$  B,  $V_{SB} = 0$  B, T = 27 °C. Данные диаграммы предлагается аппроксимировать выражением вида:

$$Y = \frac{W}{L} \cdot \left( A_0 + \log_{10} \left( \frac{W}{L} \right) \cdot \left( A_1 + A_2 \cdot \log_{10} \left( \frac{W}{L} \right) \right) + A_3 \cdot \log_{10} L \right).$$
(11)



**Рисунок 6** – Ток  $I_{TH(S)}$  (а, б) и крутизна  $g_{mTH(S)}$  (в, г) в зависимости от размеров W и L для условий  $V_{GS} = V_{TH(S)}$ ,  $V_{DS} = 0,1$  B,  $V_{SB} = 0$  B, T = 27 °C: а), в) – N-транзисторы; б), г) – P-транзисторы

Общее изменение отношения W к L составляет 2525 раз. Общее изменение тока и крутизны составляет 2500–3000 раз. Ток Р-канальных транзисторов в 3,6–5,4 раз меньше, чем N-канальных, крутизна меньше в 3,3–4,9 раз. Как известно, это связано с меньшей мобильностью «дыр», т.е. перемещением электронов в валентной зоне (где они сильней связаны с ядром атома) по сравнению с мобильностью электронов в зоне проводимости [3].

В подпороговой области уменьшение напряжения V<sub>GS</sub> на декаду уменьшения тока стока от точки порогового напряжения V<sub>TH(S)</sub> для N-транзисторов в среднем составляет –104 мВ. Для P-транзисторов в среднее значение –96 мВ на декаду.

# Зависимость порогового напряжения МОП-транзистора от напряжения исток-карман

На рисунке 7а,б представлены диаграммы изменения порогового напряжения при увеличении напряжения исток-карман  $V_{SB}$  от 0 до 0,9 В для условий  $V_{DS} = 0,1$  В и T = 27 °C. Обозначим это напряжение  $V_{TH(VSB)}$ .



Рисунок 7 – Напряжение V<sub>TH(VSB)</sub> (а, б) и коэффициент К<sub>VTH(VSB)</sub> (в, г) при V<sub>SB</sub> = 0–0,9 В для условий V<sub>DS</sub> = 0,1 В, Т = 27 °С: а), в) – N-транзисторы; б), г) – Р-транзисторы

Наблюдаемое увеличение напряжения V<sub>TH(VSB)</sub> связано с тем, что под воздействием потенциала V<sub>SB</sub> носители заряда притягиваются к истоку и, чтобы сохранить канал инвертированным, напряжение V<sub>GS</sub> должно быть увеличено [3].

Среднее увеличение  $V_{TH(VSB)}$  из-за увеличения  $V_{SB}$  для N-транзисторов составляет 178 мВ/В для короткоканальных и 260 мВ/В для длинноканальных. Для P-транзисторов отличия между короткоканальными и длинноканальными транзисторами менее выражены и составляют 251мВ/В и 264 мВ/В соответственно.

Пороговое напряжение V<sub>TH(VSB)</sub> может быть выражено как:

$$V_{TH(VSB)} = V_{TH(S)} \cdot K_{VTH(VSB)}.$$
(12)

Коэффициент  $K_{VTH(VSB)}$  изменения порогового напряжения из-за потенциала напряжения  $V_{SB}$  представлен на рисунке 7в,г. Так как  $K_{VTH(VSB)}$  зависит от размеров W и L и от значения  $V_{SB}$ , выразим его как:

$$K_{VTH(VSB)} = 1 + K_{VSB(WL)} \cdot K_{VSB} \cdot V_{SB}, \qquad (13)$$

где К<sub>VSB(WL)</sub> – составляющая, определяемая размерами W и L:

$$K_{VSB(WL)} = A_0 + \log_{10}\left(\frac{W}{L}\right) \cdot \left(A_1 + A_2 \cdot \log_{10}\left(\frac{W}{L}\right)\right) + A_3 \cdot \log_{10} L , \qquad (14)$$

и К<sub>VSB</sub> – составляющая от значения напряжения V<sub>SB</sub>:

$$K_{VSB} = 1 + V_{SB} \cdot (A_1 + A_2 \cdot V_{SB}).$$
(15)

На рисунке 8 представлены изменения тока стока  $I_{TH(VSB)}$  и крутизны  $g_{mTH(VSB)}$  при  $V_{SB} = 0-0.9$  В для условий  $V_{GS} = V_{TH(VSB)}$ ,  $V_{DS} = 0.1$  В, T = 27 °C.





Для N-канального транзистора с W/L = 10/10 мкм наблюдается уменьшение тока стока и крутизны, но не более чем на 6 %. Для остальных N-канальных транзисторов I<sub>TH(VSB)</sub> и g<sub>mTH(VSB)</sub> практически не меняются. Для P-канальных транзисторов I<sub>TH(VSB)</sub> и g<sub>mTH(VSB)</sub> монотонно падают со средним значением – 16 % на вольт.

Увеличение напряжения V<sub>SB</sub> практически не влияет на значение наклона тока стока в подпороговой области. Однако, происходящее одновременно с этим увеличение напряжения V<sub>TH(VSB)</sub> приводит к существенному уменьшению тока при V<sub>GS</sub> = 0 (особенно у N-транзисторов).

#### Зависимость порогового напряжения МОП-транзистора от температуры

Рассмотрим, как пороговое напряжение изменяется с температурой. Из [3] имеем:

$$\frac{\partial V_{THN}}{\partial T} \approx -\frac{k}{q} \cdot \ln \frac{N_{D,poly}}{N_A} \,. \tag{16}$$

Значение k/q  $\approx$  86 мкВ – изменение теплового напряжения с температурой. Так как N<sub>D,poly</sub> на 3 – 4 порядка превышает N<sub>A</sub>, то изменение порогового напряжения на один градус в среднем в 10 раз превышает значение k/q.

На рисунке 9а,б представлены диаграммы изменения порогового напряжения при изменении температуры от –40 до +125 °С для условий V<sub>DS</sub> = 0,1 В и V<sub>SB</sub> = 0 В. Обозначим это напряжение V<sub>TH(T)</sub>. Как следует из рисунка, с увеличением температуры напряжение VTH(T) уменьшается со средним значением –0,82 мВ/°С для N-транзисторов и –0,92 мВ/°С для P-транзисторов.



а), в) – N-транзисторы; б), г) – Р-транзисторы

На основании выражения изменения порогового напряжения при изменении температуры, представленного в [3], запишем:

$$V_{TH(T)} = V_{TH(S)} \cdot K_{VTH(T)}.$$
(17)

Коэффициент  $K_{VTH(T)}$  изменения порогового напряжения от температуры представлен на рисунке 9в,г. Так как  $K_{VTH(T)}$  зависит от размеров W и L и от значения температуры, выразим его как:

$$K_{VTH(T)} = 1 + K_{T(WL)} \cdot K_T \cdot (t^{\circ} - 27),$$
 (18)

где К<sub>Т(WL)</sub> – составляющая, определяемая размерами W и L:

$$K_{T(WL)} = A_0 + \log_{10}\left(\frac{W}{L}\right) \cdot \left(A_1 + A_2 \cdot \log_{10}\left(\frac{W}{L}\right)\right) + A_3 \cdot \log_{10} L,$$
(19)

и Кт – составляющая от значения температуры:

$$K_T = 1 + (t^{\circ} - 27) \cdot (A_1 + A_2 \cdot (t^{\circ} - 27)).$$
<sup>(20)</sup>

Известно, что с увеличением температуры уменьшается не только пороговое напряжение, но и мобильность носителей [3]. На рисунке 10 представлены изменения тока стока I<sub>TH(T)</sub> и крутизны g<sub>mTH(T)</sub> при T = -40 ... +125 °C для условий V<sub>GS</sub> = V<sub>TH(T)</sub>, V<sub>DS</sub> = 0,1 B, V<sub>SB</sub> = 0 B. Как следует из диаграмм, изменения эти нелинейны и зависят от размеров W и L и значения температуры. Для N-канальных транзисторов изменения проявляются сильнее, чем для P-канальных, где ток стока практически не изменяется.



Рисунок 10 – Изменения тока I<sub>TH(T)</sub> (а, б) и крутизны g<sub>mTH(T)</sub> (в, г) при T = −40 … +125 °C для условий V<sub>GS</sub> = V<sub>TH(T)</sub>, V<sub>DS</sub> =0,1 B, V<sub>SB</sub> = 0 B: а), в) – N-транзисторы; б), г) – Р-транзисторы

Значение температуры также влияет на скорость изменения тока стока в подпороговой области. Подпороговый наклон N-транзисторов при –40 °C и +125 °C в среднем составляет –92 мВ и –127 мВ на декаду уменьшения тока от точки порогового напряжения. Для P-транзисторов в среднем –87 мВ и –117 мВ на декаду соответственно. Одновременное уменьшение напряжения  $V_{TH(T)}$  и подпорогового наклона из-за увеличения тока стока при V<sub>GS</sub> = 0. При изменении температуры от –40 до +125 °C данное увеличение может составить до четырех порядков.

### Выбор параметров W и L МОП-транзистора

При разработке интегральных схем выбор параметров W и L затвора (канала) транзистора является результатом компромисса между коэффициентом усиления и частотой единичного усиления. При оптимизации по частоте единичного усиления необходимо использовать короткоканальные транзисторы с напряжением V<sub>OVN</sub> около 5 % от напряжения питания, что, однако, уменьшит выходное сопротивление и динамический диапазон, увеличит ток стока. При оптимизации по коэффициенту усиления необходимо увеличивать длину затвора и уменьшать V<sub>OVN</sub>, т.е. работать в окрестности порогового напряжения. Распространенной рекомендацией в общей аналоговой практике является использование длины затвора 2–5 раз от минимальной. [3]

Так как при уменьшении отношения W к L канала транзистора пороговое напряжение уменьшается необходимо использовать транзисторы с несколькими затворами. Особенно это актуально при проектировании схем с пониженным напряжением питания.

#### Заключение

Исследованы изменения порогового напряжения, тока стока и крутизны МОПтранзисторов в зависимости от ширины и длины затвора (канала), напряжений сток-исток и исток-карман и температуры. Представлен метод расчета порогового напряжения МОП-транзисторов по аппроксимирующим выражениям с учетом перечисленных переменных параметров.

Метод заключается в предварительном расчете порогового напряжения для заданных ширины и длины затвора и действующего напряжения сток-исток для условий нулевого напряжения исток-карман и температуры +27 °C. Далее осуществляется коррекция полученного напряжения с учетом действующих напряжения исток-карман и температуры. Представлены соответствующие аппроксимирующие выражения.

Достоинством данного метода является отсутствие необходимости создания тестовых схем, вычислительная простота и, соответственно, высокая скорость получения результата. Метод позволяет получить пороговое напряжение с погрешность не более ±10 %, что в большинстве практических случаев является приемлемым.

В ситуациях, при которых данная погрешность становится критической, возможно повышение точности аппроксимации. Для этого необходимо увеличивать количество исходных точек при расчетах коэффициентов полиномов аппроксимирующих выражений, а также степень полиномов. Функции, аргументом которых является log<sub>10</sub>L, также могут быть представлены полиномом.

### Литература

- 1. Dreslinski R.G., [et al.]. Near-Threshold Computing: Reclaiming Moore's Law Through Energy Efficient Integrated Circuits // Proceedings of the IEEE. 2010. Vol. 98. № 2. P. 253–266.
- Wey I-Chyn, [et al.]. Near-Threshold-Voltage Circuit Design: The Design Challenges and Chances // International SoC Design Conference. 3–6 Nov. 2014. Jeju, South Korea. – 2014. – P. 138 – 141.
- 3. Baker R.J. CMOS Circuit Design, Layout, and Simulation. 3-rd Edition. Wiley, 2010. 1208 p.
- 4. Rakus M., Stopjakova V., Arbet D. Design techniques for low-voltage analog integrated circuits // Journal of Electrical Engineering. 2017. Vol. 68. № 4. P. 245–255.
- 5. Зайцев А.А. Расчет порогового напряжения субмикронных МОП транзисторов с помощью полиномиальной аппроксимации его значений для граничных и центральных размеров ширины и длины канала // Фундаментальные проблемы радиоэлектронного приборостроения. 2018. Т 18. № 1. С. 142–145.
- 6. Эннс В.И., Кобзев Ю.М. Проектирование аналоговых КМОП микросхем : Краткий справочник разработчика. М. : Горячая линия Телеком, 2005. 454 с.

### References

- 1. Dreslinski R.G., [et al.]. Near-Threshold Computing: Reclaiming Moore's Law Through Energy Efficient Integrated Circuits // Proceedings of the IEEE. 2010. Vol. 98. № 2. P. 253–266.
- Wey I-Chyn, [et al.]. Near-Threshold-Voltage Circuit Design: The Design Challenges and Chances // International SoC Design Conference. 3–6 Nov. 2014. Jeju, South Korea. – 2014. – P. 138–141.

- 3. Baker R.J. CMOS Circuit Design, Layout, and Simulation. 3-rd Edition. Wiley, 2010. 1208 p.
- 4. Rakus M., Stopjakova V., Arbet D. Design techniques for low-voltage analog integrated circuits // Journal of Electrical Engineering. 2017. Vol. 68. № 4. P. 245–255.
- Zaitsev A.A. Evaluation of threshold voltage of submicron CMOS-transistors using polynomial approximations of its values for the utmost and central sizes of width and length of the channel // Fundamental problems of radioengineering and device construction. 2018. Vol. 18. № 1. P. 142–145.
- Enns V.I., Kobzev Yu.M. Design of analog CMOS-microcircuits. A short handbook for designer. M. : Hot line – Telecom, 2005. – 454 p.